高速PCB設(shè)計(jì)是現(xiàn)代PCB抄板與設(shè)計(jì)中必不可少的一部分，它通常指一塊PCB板中如果數(shù)字邏輯電路的頻率達(dá)到或者超過(guò)45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說(shuō)1/3、甚至1/2）。

高速PCB設(shè)計(jì)是隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高發(fā)展起來(lái)的，因?yàn)楫?dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)完整性問(wèn)題，而當(dāng)系統(tǒng)工作達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。所以，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。

高速PCB設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過(guò)程，在設(shè)計(jì)時(shí)需要考慮很多因素，如時(shí)序要求、帶狀線stripline和微帶線microstrip、信號(hào)匹配方案、通信號(hào)質(zhì)量、信號(hào)走線拓?fù)浣Y(jié)構(gòu)、電源地去藕decoupling、高速信號(hào)回流current return path、信號(hào)阻抗控制impedance control和疊層stackup控制、單板EMC/EMI策略分析、埋盲孔blind via and buried via等。這些因素有時(shí)互相對(duì)立：如高速器件布局時(shí)位置靠近，雖可以減少延時(shí)，但可能產(chǎn)生串?dāng)_和顯著的熱效應(yīng)。因此，我們?cè)谠O(shè)計(jì)中，權(quán)衡各種因素，做出全面的折衷考慮：既滿足高速PCB設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜難度。