在高速PCB設(shè)計(jì)中，阻抗的匹配與否關(guān)系到信號的質(zhì)量優(yōu)劣。阻抗匹配的技術(shù)可以說是豐富多樣，但是在具體的系統(tǒng)中怎樣才能比較合理的應(yīng)用，需要衡量多個方面的因素。例如我們在系統(tǒng)中設(shè)計(jì)中，很多采用的都是源段的串連匹配。對于什么情況下需要匹配，采用什么方式的匹配，為什么采用這種方式。例如：差分的匹配多數(shù)采用終端的匹配；時鐘采用源段匹配；這里主要介紹串聯(lián)終端匹配。

串聯(lián)終端匹配

串聯(lián)終端匹配的理論出發(fā)點(diǎn)是在信號源端阻抗低于傳輸線特征阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負(fù)載端反射回來的信號發(fā)生再次反射.

串聯(lián)終端匹配后的信號傳輸具有以下特點(diǎn)：

A 由于串聯(lián)匹配電阻的作用，驅(qū)動信號傳播時以其幅度的50％向負(fù)載端傳播；

B 信號在負(fù)載端的反射系數(shù)接近＋1，因此反射信號的幅度接近原始信號幅度的50％。

C 反射信號與源端傳播的信號疊加，使負(fù)載端接受到的信號與原始信號的幅度近似相同；

D 負(fù)載端反射信號向源端傳播，到達(dá)源端后被匹配電阻吸收；？

E 反射信號到達(dá)源端后，源端驅(qū)動電流降為0，直到下一次信號傳輸。

相對并聯(lián)匹配來說，串聯(lián)匹配不要求信號驅(qū)動器具有很大的電流驅(qū)動能力。

選擇串聯(lián)終端匹配電阻值的原則很簡單，就是要求匹配電阻值與驅(qū)動器的輸出阻抗之和與傳輸線的特征阻抗相等。理想的信號驅(qū)動器的輸出阻抗為零，實(shí)際的驅(qū)動器總是有比較小的輸出阻抗，而且在信號的電平發(fā)生變化時，輸出阻抗可能不同。比如電源電壓為＋4.5V的CMOS驅(qū)動器，在低電平時典型的輸出阻抗為37Ω，在高電平時典型的輸出阻抗為45Ω[4]；TTL驅(qū)動器和CMOS驅(qū)動一樣，其輸出阻抗會隨信號的電平大小變化而變化。因此，對TTL或CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。

鏈狀拓?fù)浣Y(jié)構(gòu)的信號網(wǎng)路不適合使用串聯(lián)終端匹配，所有的負(fù)載必須接到傳輸線的末端。否則，接到傳輸線中間的負(fù)載接受到的波形就會象圖3.2.5中C點(diǎn)的電壓波形一樣?？梢钥闯?，有一段時間負(fù)載端信號幅度為原始信號幅度的一半。顯然這時候信號處在不定邏輯狀態(tài)，信號的噪聲容限很低。

串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點(diǎn)是功耗小，不會給驅(qū)動器帶來額外的直流負(fù)載，也不會在信號和地之間引入額外的阻抗；而且只需要一個電阻元件。